Architecture Day 2020: Intel revela sus innovaciones arquitectónicas

En el evento de prensa, Architecture Day 2020, Raja Koduri, Chief Architect de Intel, en compañía de otros miembros del equipo de arquitectura de Intel, dieron detalles sobre el progreso que Intel está logrando en sus seis pilares de innovación tecnológica.

Intel reveló su tecnología “SuperFin” de 10nm, que representa la mejora intranodo individual más grande en la historia de la compañía, y ofrece mejoras en el rendimiento comparables a la transición de nodo completo.

La compañía también aprovechó este Architecture Day para revelar detalles arquitectónicos de su microarquitectura Willow Cove y la arquitectura de sistema en chip (SOC por sus siglas en inglés) de Tiger Lake para el cliente móvil; dio un primer vistazo a sus arquitecturas de gráficos Xe, totalmente escalables, que sirven a mercados que van desde el consumidor, hasta la computación de alto rendimiento, y los usos en gaming. La empresa se centra en desarrollar productos líderes, en toda la cartera de productos para clientes, mediante un enfoque en el diseño desagregado, la tecnología avanzada de empaquetado, las ofertas de XPU y la estrategia centrada en el software.

Raja Koduri, Chief Architect de Intel.

Tecnología SuperFin de 10nm

  • Tras años de perfeccionar el transistor FinFET, Intel está redefiniendo la tecnología para permitir la mejora intranodo individual más grande de su historia, al ofrecer una mejora del rendimiento comparable a una transición de nodo completo. La tecnología SuperFin de 10nm combina los transistores FinFET mejorados de Intel, con un condensador de metal aislante súper metálico (MIM). La tecnología SuperFin ofrece una fuente/drenaje epitaxial mejorada, un proceso de compuerta mejorado y un paso de compuerta adicional para permitir un mayor rendimiento al:
  • Aumentar el crecimiento epitaxial de las estructuras cristalinas en la fuente y el drenaje, aumentando así la tensión y reduciendo la resistencia para permitir más corriente a través del canal.
  • Mejorar el proceso de compuerta para impulsar una mayor movilidad del canal, lo que permite a los portadores de carga moverse más rápidamente.
  • Proporcionar una opción adicional de paso de puerta para una mayor corriente de accionamiento en ciertas funciones del chip que requieren el máximo rendimiento.
  • Utilizar una nueva barrera delgada para reducir la resistencia de la vía en un 30% y mejorar el rendimiento de la interconexión.
  • Aumentar 5 veces más la capacidad dentro de la misma huella en comparación con el estándar de la industria, impulsando una reducción de la caída del voltaje que se traduce en una mejora drástica del rendimiento del producto.  Esta tecnología es posible gracias a una nueva clase de materiales dieléctricos “Hi-K”, apilados en capas ultradelgadas de sólo varios angstroms de grosor, para formar una estructura repetitiva de “superred”. Se trata de una tecnología pionera en la industria que está por delante de las capacidades actuales de otros fabricantes.

Empaque

  • Chip de prueba de unión híbrida agotado en el segundo trimestre de 2020.  La unión híbrida es una alternativa a la tradicional unión por “termocompresión” utilizada en la mayoría de las tecnologías de empaquetado actuales. Esta nueva tecnología permite golpes muy agresivos de 10 micrones e inferiores, entregando una densidad de interconexión y un ancho de banda mucho más alto, junto con una menor potencia.

Arquitecturas de CPU Willow Cove y Tiger Lake

  • Willow Cove es la microarquitectura de CPU de próxima generación de Intel. Basada en los últimos avances en los procesos, la tecnología SuperFin de 10 nm y la base de la arquitectura Sunny Cove, Willow Cove ofrece más que un incremento generacional en el rendimiento de la CPU, con grandes mejoras en la frecuencia y mayor eficiencia energética. También presenta en este Architecture Day una arquitectura de almacenamiento en caché rediseñada para un MLC (celda multinivel) de 1.25 NM no inclusivo más grande, y mejoras en la seguridad con la tecnología Intel® Control Flow Enforcement. Tiger Lake ofrecerá un rendimiento inteligente y avances revolucionarios en los vectores clave de la computación. Tiger Lake, gracias a optimizaciones que abarcan la CPU, los aceleradores de Inteligencia Artificial y siendo la primera arquitectura SoC con la nueva microarquitectura gráfica Xe-LP, ofrecerá más que un aumento generacional en el desempeño de la CPU, grandes mejoras en el desempeño de la Inteligencia Artificial, un salto enorme en el rendimiento de los gráficos con toda una gama de propiedades  intelectuales (IP por sus siglas en inglés) a lo largo/en todo el SoC, como la nueva Thunderbolt 4 integrada, entre otros. La arquitectura Tiger Lake SoC ofrece:
    • Nuevo núcleo de CPU Willow Cove – con un aumento de frecuencia significativo que aprovecha los avances de la tecnología SuperFin de 10 nm. Nuevos gráficos Xe con hasta 96 EU (unidades de ejecución) con importantes mejoras en la eficiencia de rendimiento por vatio.
    • Administración de energía – escalamiento de frecuencia de voltaje dinámico autónomo (DVFS) autónomo en tejido coherente, con una mayor eficiencia del regulador de voltaje totalmente integrado (FIVR)
    • Tejidos y memoria – aumento del doble del ancho de banda del tejido coherente, ancho de banda de memoria de ~ 86GB / s, LP4x-4267, DDR4-3200 validado; Capacidad de arquitectura LP5-5400.
    • IP dedicada Gaussian Network Accelerator (GNA) 2.0, dedicado para la inferencia neural de baja potencia que se descarga de la CPU. ~20% menos de utilización de la CPU en el GNA vs. la CPU (carga de trabajo de supresión de ruido de funcionamiento).
    • IO (entrada/salida)- TB4/USB4 integrado, PCIe Gen 4 integrado en CPU para baja latencia, acceso a memoria por parte de los dispositivos de gran ancho de banda.
    • Pantalla – hasta 64GB/s de ancho de banda isócrona a la memoria para múltiples pantallas de alta resolución. Ruta de tejido dedicada a la memoria para mantener la calidad del servicio.
    • IPU6 – hasta seis sensores con video 4K30, imagen de 27 MP; capacidad de arquitectura de imagen hasta de 4K90 y 42MP.

Arquitectura híbrida

·       Intel está avanzando en su arquitectura híbrida con Alder Lake, el producto de la próxima generación de la compañía para clientes.  Alder Lake combinará dos próximas arquitecturas, Golden Cove y Gracemont, optimizadas para ofrecer un magnífico rendimiento por vatios.  

Arquitecturas de gráficos Xe

·       Intel detalló en este Architecture Day la microarquitectura Xe-LP (de bajo consumo de energía) y el software optimizado para ofrecer un rendimiento eficiente para las plataformas móviles. Xe-LP es la arquitectura más eficiente de Intel para PC y plataformas de computación móviles, con hasta 96 EUs, y viene con nuevos diseños de arquitectura que incluyen cómputo asíncrono, instanciación de visión, retroalimentación de muestra, motor multimedia actualizado con AV1 y motor de visualización actualizado. Lo anterior activará nuevas funciones para el usuario final con Instant Game Tuning, captura y transmisión y nitidez de imagen. En cuanto a la optimización de software, Xe-LP tendrá mejoras en el controlador con una nueva ruta DX11 y un compilador optimizado.

·       El primer chip Xe-HP ha sido encendido y está de regreso de los laboratorios. Xe-HP es la primera arquitectura de alto rendimiento de la industria, altamente escalable, que ofrece rendimiento multimedia de clase de centro de datos, escalabilidad de GPU y optimización de Inteligencia Artificial. Cubre un rango dinámico de cómputo, desde una hasta dos y cuatro placas funcionando, como una GPU multinúcleo.

Durante Architecture Day 2020, Intel demostró la transcodificación de Xe-HP de 10 flujos completos de video 4K de alta calidad a 60 FPS en una sola placa. Otra demostración dejó ver la escalabilidad de computación de Xe-HP a lo largo de múltiples placas. Intel ahora prueba Xe-HP con los clientes clave y planea activar Xe-HP en Intel® DevCloud para los desarrolladores.  Xe-HP estará disponible el próximo año.

·       Intel introdujo en este Architecture Day una nueva variante de microarquitectura Xe; Xe-HPG, una microarquitectura optimizada para gaming, que combina bloques de construcción de buen rendimiento por vatios de Xe-LP, aprovechando la escala de Xe-HP para mayor configuración y optimización de frecuencia de cómputo del Xe-HPC. Se añade un nuevo subsistema de memoria basado en GDDR6 para mejorar el rendimiento económico, y Xe-HPG tendrá soporte de trazado de rayos acelerado. Se espera que se hagan los primeros envíos de Xe-HPG en 2021.

·       Intel Server GPU (SG1) es la primera GPU discreta de Intel basada en la arquitectura Xe para el centro de datos. SG1 ofrece rendimiento de cuatro DG1en un factor de forma pequeño al centro de datos y está diseñado para juegos en la nube de Android de baja latencia y alta densidad y transmisión de video. SG1 se lanzará a fines de año y pronto estará en producción.  

·       La primera GPU discreta de Intel basada en Xe, con nombre código DG1, está en producción y en comenzar a distribuirse en el 2020. DG1 ahora está disponible dentro de Intel DevCloud, accesible para los usuarios de acceso temprano. Como se anunció en la feria CES, DG1 es la primera GPU discreta de Intel para PC basadas en la microarquitectura Xe-LP.

·       Se introdujeron nuevas funciones en el centro de comando de gráficos Intel(R) (Graphics Command Center -IGCC), incluyendo la apuesta de afinación (Game Sharpenig) y agudización de juegos al instante (Instant Game Tunning). 

o   Instant Gaming Tuning es un controlador específico para juego. Las correcciones y optimizaciones se pueden enviar a los usuarios finales más rápido que antes y sin una descarga e instalación completa del controlador. Solo requerirá una única suscripción del usuario por juego.

o   Game Sharpening utiliza un algoritmo de ajuste de nitidez adaptable, basado en el sombreado computacional, que mejora la claridad de la imagen en los juegos. Esta función es particularmente útil para los títulos que utilizan el escalamiento de resolución para equilibrar el rendimiento y es una característica opcional dentro del IGCC.